基板工程またはフロントエンドfront-end-of-lineFEOL)とは半導体デバイス製造の最初の部分である。 基板工程では、それぞれのデバイス(トランジスタキャパシタ抵抗など)が半導体にパターンとして形成される[1]

  1. 使用するウェハーのタイプを選択する。ウェハーを化学機械研磨、洗浄する。
  2. 素子分離(LOCOSシャロートレンチアイソレーション
  3. ウェル形成
  4. ゲート形成(ゲート絶縁膜金属ゲート電極)
  5. サイドウォールスペーサー形成
  6. ソース・ドレイン形成
  7. キャパシタ形成(DRAMFeRAMの場合)
配線工程(BEOL、メタライズ層)と基板工程(FEOL、デバイス)
CMOS製造プロセス

関連項目

編集

引用

編集
  1. ^ Karen A. Reinhardt and Werner Kern (2008). Handbook of Silicon Wafer Cleaning Technology (2nd ed.). William Andrew. p. 202. ISBN 978-0-8155-1554-8. https://books.google.com/books?id=UPaD8JUCKr0C&pg=PA202 

参考文献

編集
  • "CMOS: Circuit Design, Layout, and Simulation" Wiley-IEEE, 2010. ISBN 978-0-470-88132-3. pages 177-178 (Chapter 7.2 CMOS Process Integration); pages 180-199 (7.2.1 Frontend-of-the-line integration)